一种高速浮点加法器的设计实现

浮点加法器是协处理器的核心运算部件，是实现浮点指令各种运算的基础，其设计优化是提高浮点运算速度和精度的关键途径。文章从浮点加法器算法和电路实现的角度给出设计方法，并且提出动态与静态结合设计进位链的方案以及前导O预测面积与速度的折衷方法。动态与静态结合设计进位链的方法有效地降低了功耗，提高了速度，改善了性能。目前已经嵌入协处理器的设计中，并且流片测试成功。     

策应鄱阳湖生态经济区建设 推动吉安进位赶超绿色崛起

建设鄱阳湖生态经济区是国家从战略全局和长远发展出发作出的一项重大决策。如何主动策应鄱阳湖生态经济区建设,推动吉安进位赶超、跨越发展,是摆在我们各级政府和科技部门面前一项亟待解决的问题。为此,一是要提高认识,统一思想,切实增强策应规划的使命感和责任感;二是要结合实际,突出重点,全面对接鄱阳湖生态经济区规划;三是要加强领导,落实措施,确保吉安进位赶超、绿色崛起取得明显成效。     

耐候钢连铸工艺的改进

分析耐候钢连铸出现的问题,认为凝固时应力过大和磷铜元素偏析造成晶界脆化是出现铸坯纵裂的主要原因;结晶器中喂稀土丝恶化保护渣性能,影响结晶器与坯壳间的润滑与传热,并使热流不均匀是连铸漏钢的主因。采用钙处理代喂稀土丝工艺,以及减缓连铸一、二次冷却强度,改进保护渣后,连铸缺陷获得极大改善。     

基于Montgomery模乘的RSA加密处理器

提出一种基4的Montgomery模乘算法及优化的硬件结构,将传统基2模乘运算迭代次数减少近一半。在该模乘模块基础上设计高速RSA加密处理器,采用进位保留形式的全并行模幂运算流程,避免长进位链和中间结果转换的问题。结果表明,该设计同时适应FPGA和ASIC实现,完成一次标准1 024位RSA加密运算仅需9 836个周期,加密速率提高50%以上。     

缓冲区结构效率分析

I/O设备与CPU的速度不匹配,制约了计算机系统性能的进一步提高。为此,根据计算机体系结构,对缓冲区结构的效率进行分析,使用EDA计算机辅助设计软件QuartusII设计异步双时钟FIFO缓冲区,并对其进行仿真验证及数据记录,通过对数据的分析,证明系统整体效率与FIFO效率密切相关,只有实现FIFO效率的最大化,才能使系统整体效率最大化,同时FIFO效率最大化也只能在完成系统效率最大化的过程中得以实现。     

数字信号处理器中高性能可重构加法器设计

设计一款适用于高性能数字信号处理器的16位加法器。该加法器结合条件进位选择和条件“和”选择加法器的特点,支持可重构,可以进行2个16位数据或者4个8位数据的加法运算,同时对其进位链进行优化。相对于传统的条件进位选择加法器,在典型工作条件下,采用0.18μm工艺库标准单元,其延时降低46%,功耗降低5%。     

基于统计方法的中文姓名识别

本文介绍一个中文姓名的自动识别系统,该系统使用从姓名样本库和真实文本语料库中得到的大量统计数据,以提高系统识别性能。我们从1994年人民日报中随机抽取100篇文章作为测试样本,实验结果表明,准确率和召回率可同时达到90%以上。     

CIO：源头遏制垃圾邮件的新方法

分析了垃圾邮件的起源和目前泛滥的严峻形势,讨论了几种主流的垃圾邮件处理技术,指出了这些技术的缺陷,根据垃圾邮件的本质,提出了能够从源头上遏制这类邮件的CIO方法。     

非对称成对载波多址信号的相位误差分析及幅度改进算法

针对由主站和小站信号同频混合而成的非对称成对载波多址（PCMA）信号解调问题，构建了一种实现此类信号解调的框架。参数估计是非对称PCMA通信系统在实现两路信号分离解调时不可或缺的环节，对于幅度参数估计精度问题，提出一种基于四次方法的搜索式幅度估计算法。首先建立非对称PCMA系统解调模型并作出基本假设，然后对不同假设下的相位误差进行对比并分析相位误差对幅度估计算法的影响，最后提出一种新的幅度估计算法。实验结果表明在相同信噪比（SNR）下，正态相位误差下的小站信号解调性能要劣于其均值条件下的解调性能。当误比特率（BER）在数量级为10^-4时，改进算法下小站信号的解调性能提升了1 dB，说明改进算法优于四次方法。     

浅谈企业文化建设

详尽论述了企业文化三个方面的核心内容,提出了创建企业文化的立足点及其具体实施方法。